This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

THIS PAGE BLANK (USPTO)

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-046551

(43)Date of publication of application: 14.02.1997

(51)Int.CI.

HO4N 5/14 HO3H 17/02 HO4N 5/232

(21)Application number: 07-193483

(71)Applicant:

SONY CORP

(22)Date of filing:

28.07.1995

(72)Inventor:


KURITA SUSUMU

(54) SIGNAL PROCESSOR AND IMAGE PICKUP DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent an undesired peak from appearing in an output signal by providing a preset means presetting a prescribed value relating to an input signal just before start of

extraction of an input signal. SOLUTION: The processor is provided with a preset means presetting a prescribed value in relation to an input signal just before extraction of an input signal is started by an extract signal. That is, in this case, an extract pulse generator 3 forms an extract signal generating means, delay devices 5, 6 of an FIR (finite length impulse response) digital filter 4, coefficient multipliers 9-11, and an adder 12 form a band pass means, and switches 7, 8 of the FIR digital filter 4, coefficient multipliers 9-11 and an adder 12 form a preset means respectively. When an output signal except a peak is converged to zero, the zero is preset. Thus, an undesired peak is eliminated.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-46551

(43)公開日 平成9年(1997)2月14日

(51) Int.Cl. ⁸		識別記号	庁内整理番号	ΓI			技術表示箇所
H04N	5/14		ender in the second	H04N	5/14	Z	
H03H 1	17/02	601	8842-5 J	H03H	17/02	601P	
H 0 4 N	5/232			H04N	5/232	Н	


		審查翻求	未請求 請求項の数6 〇L(全 13 頁)
(21)出願番号	特願平7-193483	(71)出願人	000002185 ソニー株式会社
(22)出顧日	平成7年(1995)7月28日		東京都品川区北品川6丁目7番35号
		(72)発明者	栗田 進 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内
		(74)代理人	弁理士 松隈 秀盛
		25	

(54) 【発明の名称】 信号処理装置および撮像装置

(57)【要約】

【課題】 出力信号に不要なピークが現れないことを課 題とするようにした信号処理装置および撮像装置の提供 を目的とする。

【解決手段】 信号抜き取り回路は、入力端子1と、掛 算器2と、抜き取りパルス発生器3と、FIRディジタ ルフィルター4と、出力端子13とを有する。FIRデ ィジタルフィルター4は、遅延器5、6と、スイッチ 7、8と、係数乗算器9、10、11と、加算器12と を有する。



本実施例のFIRディジタルフィルターを 用いた信号抜き取り回路の 構成を示すブロック図

【特許請求の範囲】

【請求項1】 入力信号のうちの所定期間を抜き取る抜き取り信号を発生する抜き取り信号発生手段と、

上記抜き取り信号により抜き取られた入力信号の所定周 波数帯域を取り出す帯域通過手段とを有する信号処理装 置において.

上記抜き取り信号により入力信号の抜き取りが開始される直前の、上記入力信号に関連した所定値をプリセット するプリセット手段を設けたことを特徴とする信号処理 装置。

【請求項2】 請求項第1項記載の信号処理装置において、

上記入力信号はディジタル信号であり、上記帯域通過手 段は有限長インパルス応答のディジタルフィルターであ ることを特徴とする信号処理装置。

【請求項3】 請求項第1項記載の信号処理装置において、

上記入力信号はディジタル信号であり、上記帯域通過手 段は無限長インパルス応答のディジタルフィルターであ ることを特徴とする信号処理装置。

【請求項4】 レンズと、被写体に対して上記レンズを 移動して焦点を合わせるためのフォーカスモータと、上 記レンズを通過した光を映像信号に変換する変換手段と を有する撮像装置において、

上記映像信号のうちの所定期間を抜き取る抜き取り信号 を発生する抜き取り信号発生手段と、

上記抜き取り信号により抜き取られた映像信号の所定周 波数帯域を取り出す帯域通過手段と、

上記抜き取り信号により映像信号の抜き取りが開始される直前の、上記映像信号に関連した所定値をプリセットするプリセット手段とを有する信号処理部を備えたことを特徴とする撮像装置。

【請求項5】 請求項第4項記載の撮像装置において、 上記映像信号はディジタル信号であり、上記帯域通過手 段は有限長インパルス応答のディジタルフィルターであ ることを特徴とする撮像装置。

【請求項6】 請求項第4項記載の撮像装置において、上記映像信号はディジタル信号であり、上記帯域通過手段は無限長インパルス応答のディジタルフィルターであることを特徴とする撮像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、例えば、入力された信号から特定の信号を抜き取る信号処理装置および 撮像装置に関する。

[0002]

【従来の技術】従来、例えばテレビ受像機において、映像信号に対して水平または垂直ブランキング信号をかける場合や、カメラのオートフォーカスのターゲット信号を生成する場合などに用いられる信号抜き取り回路があ

った。

【0003】図7にこの信号抜き取り回路を示す。まず、この信号抜き取り回路の構成を説明する。図7において、信号抜き取り回路は、入力端子70と、掛算器71と、抜き取りパルス発生器72と、ハイパスフィルター73と、出力端子74とを有する。抜き取りパルス発生器72は、例えば、PLL(フェイズ ロックド ループ)で構成され、パルスの幅、時間等の設定は任意にできる。ハイパスフィルター73は、例えば、ディジタルフィルターで構成され、抜き取りパルスにより抜き取られた入力信号の特定の周波数帯域を通過させる。

2

【0004】このように構成された信号抜き取り回路の動作を以下に説明する。図8は、信号抜き取り回路の動作を説明するための波形図である。図8Aに示す入力信号が入力端子70に入力されると、入力信号は掛算器71の一方の入力側に供給される。掛算器の他方の入力側には、図8Bに示す抜き取りパルス信号が供給される。この抜き取りパルス信号は、予め入力信号の内の所定の期間内を抜き取るように図示しない制御部により設定さ20れている。

【0005】掛算器71の出力側からは、抜き取りパルス信号により抜き取られた入力信号が出力される。抜き取りパルス信号により抜き取られた入力信号はハイパスフィルター73に供給される。ハイパスフィルター73は、抜き取りパルス信号により抜き取られた入力信号の周波数の内のカットオフ周波数よりも高い周波数の信号を通過させる。ハイパスフィルター73は、通過した信号を出力信号として出力端子74に供給する。図8Cに出力信号を示す。出力信号は、図8Cに示すように、抜き取りパルス信号の立ち上がり時にプラス方向のピーク80を有し、立ち下がりの時にマイナス方向のピーク81を有する。このピーク80、81は不要のものである。しかし、ハイパスフィルター73の微分特性のため、出力信号に付加されてしまう。

[0006]

"【発明が解決しようとする課題】このように、従来の信号抜き取り回路では、ハイパスフィルター73の微分特性を何等考慮していないため、出力信号に不要なピーク 80、81が現れ、これにより、信号抜き取りの出力信 40 号の質が低下するという不都合があった。

【0007】この発明は、かかる点に鑑みてなされたものであり、出力信号に不要なピークが現れないようにした信号処理装置および撮像装置の提供を目的とする。

[0008]

【課題を解決するための手段】この発明の信号処理装置は、入力信号のうちの所定期間を抜き取る抜き取り信号を発生する抜き取り信号発生手段と、上記抜き取り信号により抜き取られた入力信号の所定周波数帯域を取り出す帯域通過手段とを有する信号処理装置において、上記50 抜き取り信号により入力信号の抜き取りが開始される直

る。

前の、上記入力信号に関連した所定値をプリセットする プリセット手段を設けたものである。

【0009】また、この発明の撮像装置は、レンズと、 被写体に対して上記レンズを移動して焦点を合わせるた めのフォーカスモータと、上記レンズを通過した光を映 像信号に変換する変換手段とを有する撮像装置におい て、上記映像信号のうちの所定期間を抜き取る抜き取り 信号を発生する抜き取り信号発生手段と、上記抜き取り 信号により抜き取られた映像信号の所定周波数帯域を取 り出す帯域通過手段と、上記抜き取り信号により映像信 号の抜き取りが開始される直前の、上記映像信号に関連 した所定値をプリセットするプリセット手段とを有する 信号処理部を備えたものである。

【0010】この発明の信号処理装置によれば以下の作 用をする。抜き取り後の入力信号は、入力されるディジ タル信号を抜き取り信号発生手段からの抜き取り信号で 抜き取った後の信号である。この抜き取り後の入力信号 は、帯域通過手段の第1の遅延器および第1の係数乗算 器に供給される。この抜き取り後の入力信号は遅延なし 信号である。

【0011】第1の遅延器は抜き取り後の入力信号を1 周期(T)だけ遅延させる。第1の遅延器により遅延さ れた信号は第2の遅延器に供給されるとともに第2の係 数乗算器に供給される。第2の遅延器は供給された信号 をさらに1周期だけ遅延させ、抜き取り後の入力信号に 対して2周期(2T)だけ遅延させる。第2の遅延器に より遅延された信号は第3の係数乗算器に供給される。

【0012】このとき、プリセット手段は有効としてい ないので、遅延なし信号は第1の係数乗算器により増幅 されて加算器に供給される。1T遅延信号は第2の係数 乗算器により係数倍されて加算器に供給される。2 T遅 延信号は第3の係数乗算器により増幅されて加算器に供 給される。この出力信号はハイパスフィルター故、ステ ップ入力を入れると、不要なピークを有する。

【0013】そこで、このピークを無くすために、出力 信号にピークが無くなるプリセット手段を有効にする。 このとき、抜き取り後の入力信号は直接、第1の係数乗 算器、第2の係数乗算器、第3の係数乗算器に供給され る。従って、抜き取り後の入力信号は第1の係数乗算器 により増幅されて加算器に供給される。また、抜き取り 後の入力信号は第2の係数乗算器により増幅されて加算 器に供給される。また、抜き取り後の入力信号は第3の 係数乗算器により増幅されて加算器に供給される。この 出力信号はゼロである。

【0014】そして、出力信号からピークがなくなった 後は遅延なし信号は第1の係数乗算器により増幅されて 加算器に供給される。1 T 遅延信号は第2の係数乗算器 により増幅されて加算器に供給される。2 T 遅延信号は 第3の係数乗算器により増幅されて加算器に供給され

【0015】このように、出力信号がピークを除いてゼ 口に収束する場合には、ゼロをプリセットすることによ り、不要なピークをなくすようにすることができる。

4

【0016】また、この発明の撮像装置によれば以下の 作用をする。レンズを介して被写体の像に対応する光が 変換手段に入る。変換手段はこの光を映像信号に変換す る。映像信号は抜き取り信号発生手段に供給される。抜 き取り信号発生手段は、映像信号のうちのカットオフ周 10 波数より高い周波数の信号を通過させ、各ライン毎にピ ーク値をホールドする。画面全部にわたってピーク値を ホールドすることにより、被写体を検出する。つまり、 抜き取り信号発生手段は被写体を抜き取った映像信号を 出力する。被写体を検出したときは、被写体検出信号を 帯域通過手段に供給する。

【0017】帯域通過手段は、被写体検出信号のタイミ ングに基づいてプリセット手段を有効にして、所定のプ リセット値をセットし、ピークを無くすようにして、出 力信号をフォーカスモータに供給する。フォーカスモー 20 夕はこの出力信号によりレンズを移動させて、被写体の 焦点が合う位置に停止させる。この場合、例えば、出力 信号は所定値に収束したときにゼロになるようにする。 このようにして、オートフォーカスのターゲット信号を 出力信号として出力することができる。

[0018]

【発明の実施の形態】以下に、本実施例を説明する。ま ず、本実施例の構成を示す。図1は、本実施例のFIR (有限長インパルス応答) ディジタルフィルターを用い た信号抜き取り回路の構成を示すブロック図である。本 実施例の信号抜き取り回路は、入力端子1と、掛算器2 と、抜き取りパルス発生器3と、FIRディジタルフィ ルター4と、出力端子13とを有する。FIRディジタ ルフィルター4は、遅延器5、6と、スイッチ7、8 と、係数乗算器9、10、11と、加算器12とを有す る。

【0019】次に、本実施例のFIRディジタルフィル ターを用いた信号抜き取り回路の接続関係を示す。入力 端子1は掛算器2の一方の入力側に接続される。抜き取 りパルス発生器3は掛算器2の他方の入力側に接続され 40 る。掛算器2の出力側は、遅延器5の入力側に接続され るとともに係数乗算器9の入力側に接続される。また、 掛算器2の出力側は、スイッチ7の固定接点bに接続さ れるとともに、スイッチ8の固定接点bに接続される。 遅延器5の出力側はスイッチ7の固定接点 c に接続され る。スイッチ7の可動接点 a は係数乗算器 1 0 の入力側 に接続されるとともに遅延器6の入力側に接続される。 遅延器6の出力側はスイッチ8の固定接点 c に接続され る。スイッチ8の可動接点aは係数乗算器11の入力側 に接続される。係数乗算器9、10、11の出力側は加 る。従って、加算器から出力される出力信号はゼロとな 50 算器 12 のそれぞれの入力側に接続される。加算器 12

の出力側は出力端子13に接続される。

【0020】ここで、抜き取りパルス発生器3は抜き取り信号発生手段、FIRディジタルフィルター4の遅延器5、6、係数乗算器9、10、11、加算器12は帯域通過手段、FIRディジタルフィルター4のスイッチ7、8、係数乗算器9、10、11、加算器12はプリセット手段を構成する。

【0021】このように構成された本実施例の動作を以下に説明する。図2は、本実施例のFIRディジタルフィルターを用いた信号抜き取り回路の動作を示す波形図である。図2Aは抜き取り後の入力信号であり、入力端子1に入力されるディジタル信号を抜き取りパルス発生回路3からの抜き取りパルスで掛算器2において抜き取った後の信号である。この抜き取り後の入力信号は、係数乗算器9、遅延器5、スイッチ7の固定接点b、スイッチ8の固定接点bにそれぞれ供給される。図2Bは延なし信号であり、係数乗算器9に供給される信号である。

【0022】遅延器5は抜き取り後の入力信号を1周期だけ遅延させる。図2Cは1T遅延信号であり、遅延器5により1周期だけ遅延された信号である。遅延器5により遅延された信号はスイッチ7の固定接点cに供給される。遅延器6は供給された信号をさらに1周期だけ遅延させ、抜き取り後の入力信号に対して2周期だけ遅延させる。図2Dは2T遅延信号であり、遅延器6によりさらに1周期だけ遅延された信号である。遅延器6により遅延された信号はスイッチ8の固定接点cに供給される。

【0023】このとき、スイッチ7およびスイッチ8の 可動接点 a が固定接点 c に接続されたままのときは、遅 30 延なし信号は係数乗算器 9により 1倍に増幅されて加算器 12に供給される。 1 T遅延信号は係数乗算器 10により (-2) 倍に増幅されて加算器 12に供給される。 2 T遅延信号は係数乗算器 11により 1倍に増幅されて加算器 12に供給される。 2 E はスイッチ切換なし出力信号であり、この出力信号はタイミング 12 ではである。ところが、タイミング 12 では、12 でである。ところが、タイミング 12 では、13 でそれぞれピーク 13 で 14 の 14 の 15 の 15

【0024】そこで、このピークを無くすために、タイミングT0~T3まではスイッチ7およびスイッチ8の可動接点aを固定接点bに接続し、タイミングT4~T10まではスイッチ7およびスイッチ8の可動接点aが固定接点cに接続するようにする。

【0025】図2Gはスイッチ切換信号であり、図示しない制御部からスイッチ7およびスイッチ8の可動接点aに供給される。このとき、タイミングT0~T2までは、抜き取り後の入力信号は直接、係数乗算器9、1

0、11に供給される。従って、抜き取り後の入力信号は係数乗算器9により1倍に増幅されて加算器12に供給される。また、抜き取り後の入力信号は係数乗算器10により(-2)倍に増幅されて加算器12に供給される。また、抜き取り後の入力信号は係数乗算器11により1倍に増幅されて加算器12に供給される。図2Fはスイッチ切換あり出力信号であり、この出力信号はタイミングT0~T3ではゼロである。

6

【0026】そして、各サンプリングタイミングT3~ T10までは遅延なし信号は係数乗算器9により1倍に 増幅されて加算器12に供給される。1T遅延信号は係 数乗算器10により(-2)倍に増幅されて加算器12 に供給される。2T遅延信号は係数乗算器11により1 倍に増幅されて加算器12に供給される。従って、加算 器12から出力端子13に出力される出力信号はゼロと なる。このように、抜き取り信号によりステップが発生 しても抜き取りタイミング時の値をプリセットすること により、不要なピークをなくすようにすることができ る。

【0027】次に、他の実施例を説明する。まず、他の実施例の構成を示す。図3は、他の実施例のIIR(無限長インパルス応答)ディジタルフィルターを用いた信号抜き取り回路の構成を示すブロック図である。他の実施例の信号抜き取り回路は、入力端子1と、掛算器2と、抜き取りパルス発生器3と、IIRディジタルフィルター30と、出力端子38とを有する。IIRディジタルフィルター30は、遅延器34と、スイッチ33、36と、係数乗算器31、35と、加算器32、37とを有する。

7 【0028】ここで、抜き取りパルス発生器3は抜き取り信号発生手段、IIRディジタルフィルター30の加算器32、遅延器34、係数乗算器35、加算器37は帯域通過手段、IIRディジタルフィルター30のスイッチ33、36、係数乗算器31、加算器37はプリセット手段を構成する。

【0029】次に、他の実施例のIIRディジタルフィルターを用いた信号抜き取り回路の接続関係を示す。入力端子1は掛算器2の一方の入力側に接続される。抜き取りパルス発生器3は掛算器2の他方の入力側に接続される。掛算器2の出力側は、加算器32の一方の加算入力側に接続されるとともに係数乗算器31の入力側に接続される。係数乗算器31の出力側はスイッチ33の固定接点cに接続されるとともに、スイッチ36の固定接点cに接続される。

【0030】加算器32の出力側はスイッチ33の固定接点bに接続される。スイッチ33の可動接点aは遅延器34の入力側に接続されるとともに、加算器37の一方の加算入力側に接続される。遅延器34の出力側はスイッチ36の固定接点bに接続されるとともに、係数乗50 算器35の入力側に接続される。係数乗算器35の出力

側は加算器32の他方の減算入力側に接続される。スイ ッチ36の可動接点aは加算器37の他方の減算入力側 に接続される。加算器37の出力側は出力端子38に接 続される。

7

【0031】このように構成された他の実施例の動作を 以下に説明する。図4および図5は、他の実施例のII Rディジタルフィルターを用いた信号抜き取り回路の動 作を示す波形図である。図4Aは抜き取り後の入力信号 であり、入力端子1に入力されるディジタル信号を抜き 取りパルス発生回路3からの抜き取りパルスで掛算器2 において抜き取った後の信号である。この抜き取り後の 入力信号は、加算器32および係数乗算器31に供給さ れる。加算器32の出力信号はスイッチ33の固定接点 bに接続される。

【0032】このとき、スイッチ33の可動接点aは固 定接点りに接続されたままのときは、加算器32の出力 信号はスイッチ33を介して遅延器34に供給される。 遅延器5は加算器32の出力信号を1周期だけ遅延させ る。遅延器34により1周期だけ遅延された信号は係数 乗算器35に供給される。係数乗算器35は遅延された 20 信号 ϵ α (α は整数とする。) 倍に増幅する。増幅され た信号は加算器32に供給される。

【0033】そして、スイッチ36の可動接点aは固定 接点bに接続されたままのときは、加算器32の出力信 号はスイッチ33を介して加算器37の一方の加算入力 に供給される。遅延器24により1周期だけ遅延された 信号は加算器37の他方の減算入力に供給される。加算 器37の出力側からは出力信号が出力端子38に出力さ れる。従って、加算器37の一方の加算入力には1/ $(1-\alpha Z^{-1})$ [V] の信号が供給される。また、加算

[V] の信号が供給される。従って、加算器37の出力 側からは $(1-Z^{-1})$ / $(1-\alpha Z^{-1})$ [V] の出力信 号が出力端子38に出力される。ここで、 2^{-1} はディジ タル信号解析に用いる逆Z変換を示す。

器37の他方の減算入力には Z^{-1} /(1- αZ^{-1})

【0034】ここで、図4BはP点の電位を示す信号で あり、P点の電位はタイミングTO、T1ではゼロであ る。そして、タイミングT2~T10まではゼロから徐 ミングT2で1/($1-\alpha$) [V] のピーク40を有 し、タイミングT2~T10までは徐々にゼロに収束す る信号となる。

【0035】そこで、このピーク40を無くすために、 タイミングT0~T2まではスイッチ23およびスイッ チ26の可動接点aを固定接点cに接続し、タイミング T2~T10まではスイッチ23およびスイッチ26の 可動接点aが固定接点bに接続するようにする。

【0036】図5Aに示すような入力信号が入力端子1 に供給されているとき、抜き取りパルス発生器3からの 50

図5Bに示すような抜き取りパルス信号で掛け算器2に おいて入力信号の抜き取りが行われる。

【0037】図5Dはスイッチ切換信号であり、図示し ない制御部からスイッチ23およびスイッチ26の可動 接点aに供給される。このとき、タイミングT0~T2 までは、抜き取り後の入力信号は直接、係数乗算器31 に供給される。従って、抜き取り後の入力信号は係数乗 算器 3 1 により 1 / (1 - α) 倍に増幅されて加算器 3 7の加算入力に供給される。また、抜き取り後の入力信 10 号は係数乗算器31により $1/(1-\alpha)$ 倍に増幅され て加算器37の減算入力に供給される。

【0038】従って、このときのP点の電位はタイミン グT0~T3では1/(1 $-\alpha$) [V] である。そし て、出力電圧は図5Cに示すようにタイミングTO~T 3ではゼロとなる。

【0039】次に、タイミングT3~T10では抜き取 り後の入力信号は加算器32に供給される。このときの P点の電位は $1/(1-\alpha)$ [V] であり、出力電圧は 図5 Cに示すようにタイミングT3~T10ではゼロ [V]を中心にした振幅51が現れる。この振幅51 は、入力信号の1 [V]を中心にした振幅50に対応す る。

【0040】このように、出力信号がピーク40を除い てゼロ [V] に収束する場合であって、加算器37の加 算入力を示す Ρ点の電位が 1 / (1-α) [V] に収束 する場合には、 $1/(1-\alpha)$ [V] をP点および加算 器37の減算入力にプリセットすることにより、ピーク 40をなくすようにすることができる。

【0041】図6は、他の実施例の信号抜き取り回路を 30 オートフォーカスのターゲット信号抽出に用いた撮像装 置の構成を示すブロック図である。この例の撮像装置の 構成を説明する。この例の撮像装置は、移動レンズ60 と、固定レンズ61と、CCD (チャージ カプルド デバイス) 62と、マトリックス回路63と、被写体検 出回路64と、モータ駆動回路67と、モータ68とを 有する。被写体検出回路64はHPF(ハイパスフィル ター)65と、ピーク検出回路66とを有する。被写体 検出回路64は図示せずも図1および図3に示した掛算 器2および抜き取りパルス発生器3を有する。HPF6 とき、図4 Cはスイッチ切換なし出力信号であり、タイ 40 5は、図1および図3に示したFIRディジタルフィル ター4またはIIRディジタルフィルター20である。 モータ68は図示しないギヤ等を介して移動レンズ60 を被写体に対向する方向に接近または離隔させる機構を 有する。ここで、CCD62は変換手段、HPF65は 信号処理部、モータ68はフォーカスモータを構成す

> 【0042】このように構成された撮像装置の動作を説 明する。移動レンズ60および固定レンズ61を介して 被写体の像に対応する光がCCD62に入る。CCD6 2はこの光をR(レッド), G(グリーン), B(ブル

一) の映像信号に変換する。R, G, Bの映像信号はマ トリックス回路63に供給される。マトリックス回路6 3はR, G, Bの映像信号からコンポジット信号Cを生 成する。コンポジット信号Cは被写体検出回路64のH PF65に供給される。HPF65は、コンポジット信 号Cのうちのカットオフ周波数より高い周波数の信号を 通過させる。HPF65を通過した信号はピーク検出回 路66に供給される。ピーク検出回路66は、各ライン 毎にピーク値をホールドする。画面全部にわたってピー ク値をホールドすることにより、被写体高域信号を検出 10 する。この高域信号はモータ駆動回路67に供給され

9

【0043】ここで、HPF65は、被写体検出信号の タイミングに基づいて図1および図3に示したFIRデ ィジタルフィルター4またはIIRディジタルフィルタ ー20のスイッチを切り換えて、所定のプリセット値を セットし、ピークを無くすようにして、出力信号をモー タ駆動回路67に供給する。モータ駆動回路67はこの 信号に基づいてモータ駆動信号を生成し、モータ68に 供給する。モータ68はこのモータ駆動信号により移動 レンズ60を移動させて、被写体の焦点が合う位置に停 止させる。この場合、例えば、出力信号は所定値に収束 したときにゼロになるようにする。このようにして、オ ートフォーカスのターゲット信号を出力信号として出力 することができる。

【0044】上例では、図1および図3に示した信号抜 き取り回路のFIRディジタルフィルター4またはII Rディジタルフィルター20をオートフォーカスのター. ゲット信号を得るために用いる例を示したが、テレビ受 像機において、映像信号に対して垂直または水平のブラ 30 域通過手段により出力信号に現れるピークをプリセット ンキング信号をかける場合に用いるようにしても良い。

[0045]

【発明の効果】この発明の信号処理装置は、入力信号の うちの所定期間を抜き取る抜き取り信号を発生する抜き 取り信号発生手段と、上記抜き取り信号により抜き取ら れた入力信号の所定周波数帯域を取り出す帯域通過手段 とを有する信号処理装置において、上記抜き取り信号に より入力信号の抜き取りが開始される直前の、上記入力 信号に関連した所定値をプリセットするプリセット手段 を設けたので、帯域通過手段により出力信号に現れるピ ークをプリセット手段による所定値のプリセットにより 相殺することができ、滑らかな出力信号を得ることがで きる。

【0046】また、この発明の信号処理回路は、上述に おいて、上記入力信号はディジタル信号であり、上記帯 域通過手段は有限長インパルス応答のディジタルフィル タであるので、ディジタル信号に対して簡単な構成の有 限長インパルス応答のディジタルフィルタを用いて容易 に帯域通過手段により出力信号に現れるピークをプリセ ット手段による所定値のプリセットにより相殺すること ができ、滑らかな出力信号を得ることができる。

【0047】また、この発明の信号処理回路は、上述に おいて、上記入力信号はディジタル信号であり、上記帯 域通過手段は無限長インパルス応答のディジタルフィル タであるので、ディジタル信号に対して簡単な構成の無 限長インパルス応答のディジタルフィルタを用いて容易 に帯域通過手段により出力信号に現れるピークをプリセ ット手段による所定値のプリセットにより相殺すること ができ、滑らかな出力信号を得ることができる。

【0048】また、この発明の撮像装置は、レンズと、 被写体に対して上記レンズを移動して焦点を合わせるた めのフォーカスモータと、上記レンズを通過した光を映 像信号に変換する変換手段とを有する撮像装置におい て、上記映像信号のうちの所定期間を抜き取る抜き取り 信号を発生する抜き取り信号発生手段と、上記抜き取り 信号により抜き取られた映像信号の所定周波数帯域を取 り出す帯域通過手段と、上記抜き取り信号により映像信 号の抜き取りが開始される直前の、上記映像信号に関連 した所定値をプリセットするプリセット手段とを有する 信号処理部を備えたので、帯域通過手段により出力信号 に現れるピークをプリセット手段による所定値のプリセ ットにより相殺することができ、滑らかな出力信号を得 ることができ、これにより、適切なオートフォーカスの 動作を行うことができる。

【0049】また、この発明の撮像装置は、上述におい て、上記映像信号はディジタル信号であり、上記帯域通 過手段は有限長インパルス応答のディジタルフィルタで あるので、ディジタル信号に対して簡単な構成の有限長 .インパルス応答のディジタルフィルタを用いて容易に帯 手段による所定値のプリセットにより相殺することがで き、滑らかな出力信号を得ることができ、これにより、 適切なオートフォーカスの動作を行うことができる。

【0050】また、この発明の撮像装置は、上述におい て、上記映像信号はディジタル信号であり、上記帯域通 ^{*}過手段は有限長インパルス応答のディジタルフィルタで あるので、ディジタル信号に対して簡単な構成の無限長 インパルス応答のディジタルフィルタを用いて容易に帯 域通過手段により出力信号に現れるピークをプリセット 手段による所定値のプリセットにより相殺することがで き、滑らかな出力信号を得ることができ、これにより、 適切なオートフォーカスの動作を行うことができる。

【図面の簡単な説明】

【図1】この発明の一実施例のFIRディジタルフィル ターを用いた信号抜き取り回路の構成を示すブロック図 である。

【図2】この発明の一実施例のFIRディジタルフィル ターを用いた信号抜き取り回路の動作を示す波形図であ

50 【図3】この発明の他の実施例のIIRディジタルフィ

12

ルターを用いた信号抜き取り回路の構成を示すブロック 図である。

11

【図4】この発明の他の実施例の I I Rディジタルフィルターを用いた信号抜き取り回路の動作を示す波形図である。

【図5】この発明の他の実施例の I I R ディジタルフィルターを用いた信号抜き取り回路の動作を示す波形図である。

【図 6 】この発明の他の実施例のオートフォーカス機構 を有する撮像装置の構成を示すブロック図である。

【図7】従来の信号抜き取り回路の構成を示すブロック 図である。

【図8】従来の信号抜き取り回路の動作を示す波形図である。


【符号の説明】

- 1 入力端子
- 2 掛算器
- 3 抜き取りパルス発生器
- 4 FIRディジタルフィルター
- 5 遅延器
- 6 遅延器
- 7 スイッチ
- 8 スイッチ


- 9 係数乗算器
- 10 係数乗算器
- 11 係数乗算器
- 12 加算器
- 13 出力端子
- 30 [[Rディジタルフィルター
- 31 係数乗算器
- 32 加算器
- 33 スイッチ
- 10 34 遅延器
 - 35 係数乗算器
 - 36 スイッチ
 - 37 加算器
 - 38 出力端子
 - 60 移動レンズ
 - 61 固定レンズ
 - 62 CCD
 - 63 マトリックス回路
 - 64 被写体検出回路
- 20 65 HPF
 - 66 ピーク検出回路
 - 67 モータ駆動回路
 - 68 モータ

【図4】

TO T1 T2 T3 T4 T5 T6 T7 T8 T9 T10




【図1】




本実施例のFIRディジタルフィルターを 用いた信号抜き取り回路の 構成を示すブロック図

【図2】




本実施例のFIRディジタルフィルターを 用いた信号抜き取り回路の動作を示す波形図

【図3】




他の実施例のIIRディジタルフィルターを 用いた信号抜き取り回路

【図5】




他の実施例のIIRディジタルフィルターを 用いた信号抜き取り回路の動作を示す波形図


【図6】



他の実施例のオートフォーカス機構を 有する振像装置の構成を示すブロック図



従来の信号抜き取り回路の 構成を示すブロック図



従来の信号抜き取り回路の 動作を示す波形図

THIS PAGE BLANK (USPTO)